本文是观看B站up主口算Maxwell方程组的ANSYS SIwave培训课程后，进行的总结笔记。

基本方法

  • 时域分析观察接收端或节点的时域波形、时域眼图及误码率
  • 频域分析用于无源通道的A参数、损耗及阻抗连续性问题

信号完整性结果分析

通过浴盆曲线，我们可以分析误码率分布情况；通过观察TDR阻抗曲线，可以得到阻抗变化范围从而评估通道的设计质量；对于高速信号，可以观察信号眼图，来确认幅值是否符合要求

仿真建模

在PCBA中，分布着离散器件、无源互连、有源器件

离散器件：通常可以在ANSYS的库中找到模型，也可以通过s参数模型来进行建模

无源互连：利用软件进行建模，然后提取相关参数或者等价电路

有源器件：厂家在发行芯片的同时，也会提供仿真模型，我们可以download一份

有源器件又分为两类：Spice和IBIS

我们来看一个IBIS的文本例子：

Header：介绍了版本、名称、日期、来源

Package：记录封装中的，最小参数、常见参数、最大参数

Device Pin：对应的引脚

Buffer model：模型信息，比如最小电压值、最大电压值、温度对电压造成的影响、VI直线图等

PDN设计

PDN设计的目的是降低电源纹波水平，减小电源跌落。我们通常要求LDO的文波水平是30mV，DCDC是50mV，超过这个上限，就需要优化PDN设计。

PDN设计的方法是用不同的容值，合适的总电容量，降低电源平面与地平面之间的交流阻抗，确定容值总量和单个容量的过程，就是PDN设计过程。

VRM（Voltage Regulator Module）就是电压调节模块，我们会注意到，从电压调节模块出发一路上会经过许多滤波电容，这就是PDN设计，旨在降低电源纹波。PDN设计就属于PI仿真的范畴了。

对PDN设计不了解的小伙伴可以看CSDN作者bobuddy的这篇文章PDN设计。

PI仿真分析方法

一般的，最受欢迎的分析方法就是“平面阻抗Z11”法，我们着重学习一下：

上图，我们将电路图的阻抗提取出来，得到PDN等效电路图，想要负载芯片的两端电压纹波小(Z*dl的乘值变小)，要么降低电流纹波(dI)，要么降低阻抗(Z)；降低电流纹波不太现实，因为芯片dI已经固定了，那么就要着重降低阻抗值了，我们可以从滤波电容入手，选择阻抗低的类型。

于此同时，要考虑到高频情况下对电容的建模，其具有ESR和ESL，因此其扫频后的阻抗图会是这样：

如果我们想让其滤波频带更宽，我们可以并联上种类不同、容值不同的电容

三个不同类型、不同容值的电容并联带来的效果

目标阻抗原理

在计算芯片的输入电容时，我们不能只考虑电容值，我们还需要考虑其寄生电阻(ESR)。如果推导过开关电源或者LDO的输入电容时，这句话一定印象深刻。

这里，我以异步Buck电路的输入电容推导式为例，让大家看看为什么要考虑ESR：

可以看到，上式中，有Ci(输入电容容值)、ESR(输入电容寄生电阻)，因此想要抑制电压纹波，必须要考虑ESR的值。

不过，这个推导式的确疯狂，需要考虑很多参数，这对我们来说并不友好，因此我们可以通过一个简单的式子获得输入电容大概的阻抗值：

上图右边例图就可以得出，当一个芯片(非电源芯片^1)允许的电压纹波为5%，输入电压为3.3V，输入电流为2A时，其，最终目标阻抗为82.5mohm。

频域阻抗曲线

  1. 最低频段（0~10KHz）：电源模块（VRM）决定了从器件看向电源分配网络的阻抗，电源模块性能起决定作用；

——低频段的电源分配网络阻抗相对较小（电感较小），通过调节电源模块的输出能力，提供了足够大的能量。

  1. 在10~100KHz频段：滤波电容（大容量电解电容/钽电容）对电源分配网络阻抗起决定作用；

——此时靠电源模块的响应已来不及啦，需要滤波电容来提供瞬时大电流。

  1. 在100KHz~100MHz频段：阻抗取决于去耦/旁路电容（nf级陶瓷电容）和PCB平面电容等；

——单板电源分配网络路径上的电感随频率增加，导致远端阻抗大增，只有器件附近的去耦/旁路电容才能起到滤波作用。

  1. 器件封装内的电源分配网络的等效串联电感：制约着芯片(Die)向板级电源分配网络看过去的最高频率，这是板级电源分配网络设计的一个最高频率限制；

——器件管脚的串联寄生电感大小决定了板级滤波的作用频率；举个栗子，目标阻抗要求为0.5Ω，器件管脚寄生电感为1nH，可计算得到在100MHz频率下的阻抗约为0.6Ω，那么无论板级的电源分配网络阻抗多小（就算是0Ω），从器件内部向板级电源看去，其阻抗为0.6Ω> 目标阻抗0.5Ω；所以100MHz以上频率的电源分配网络阻抗，板级已起不到任何作用。

  1. 所以当超过100MHz频率时：从器件看过去的电源分配网络阻抗只与封装和器件有关（片上电容和封装去耦电容）；

——这就是为什么单板上去耦电容没必要对应芯片工作频率（GHz）来进行滤波设计的原因。

更深入的知识，大家可以阅读CSDN牧神园地作者的信号完整性基础06：电源完整性（2）-PDN的组成